BEOD AMIANDMA COBS

BEST AVAILABLE COP

U3-9806-TS-B (5)

Utility Model Application Publication No. S61-111161

Laid open to public: July 14, 1986

Title of the invention: Semiconductor device

Applicant: Toshiba Corporation

Inventor: Hideaki ITO

(Spot translation)

An MOS type capacitive element (11) shown in Fig. 1 comprises a potential lead-out terminal (F) for an n-type island region in a resistance element (1), an electrode lead-out terminal (A) at a junction side of the MOS type capacitive element and an electrode lead-out terminal (B) at a conductor side of the MOS type capacitive element. The potential lead-out terminal (F) for the n-type island region is connected to a source voltage terminal (G) through a resistor RB in the same manner as a potential lead-out terminal (C) for an n-type island region in the resistance element (1).

⑩日本国特許庁(JP)

⑪実用新案出願公開

⑩ 公開実用新案公報(U)

昭61-111161

@Int.Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)7月14日

H 01 L 27/04 27/06

101

7514-5F 7925-5F

審査請求 未請求 (全 頁)

図考案の名称 半導体装置

②実 額 昭59-195283

❷出 願 昭59(1984)12月25日

考 案 者 伊 藤 秀 明 川崎市幸区小向東芝町1 株式会社東芝多摩川工場内

⑪出 願 人 株 式 会 社 東 芝 川崎市義区堀川町72番地

②代 理 人 弁理士 井上 一男

明 和 智

1. 考案の名称

半導体装置

2. 実用新案登録請求の範囲

半導体基板に分離領域により囲まれたn型領域内に形成されたp型領域による抵抗素子、または、前記p型領域上に絶縁膜を介した導電体により形成されるモス型容量素子において、分離領域により囲まれたn型領域が別に形成された抵抗素子に接続され、この抵抗素子を介してn型領域の電位が印加されることを特徴とする半導体装置。

3. 考案の詳細な説明

〔考案の技術分野〕

この考案はバイポーラ型の半導体装置に関し、 特に髙周波特性の良いリニアICに使用されるも のである。

〔考案の技術的背景〕

従来の一般的なモス型容量素子および抵抗素子の構造を第6回に示す。回において、(1) はモス型容量素子、(2) は抵抗素子で、いずれも半導体

基板(10)に素子間の分離領域(3)によって囲まれ、かつ隣接して形成されている。そして、図のAはモス型容量素子の接合側電極取出端子、Bは同じく導電体側電極取出端子、Cは抵抗素子における島の電位取出端子、DおよびEは抵抗素子の両端取出端子である。

図示の端子Cは通常ICの最高電位に電気的に接続されて使用される。このICの最高電位は一般的には電源電圧である。

[背景技術の問題点]

前記第6図に示したモス型容量素子(1)と抵抗素子(2)の交流等価回路を第2図(a),(b)に失々示す。

第7図(a) において、CMは本米の目的とするモス型容量でありCPS は半導体基板と分離された n型領域との間に形成される寄生接合容量である。また、同図(b)において、Rは抵抗素子であり、CPB は抵抗素子領域に分布定数的に形成される p型領域と n 型領域との寄生接合容量である。

叙上の背景技術のモス型容量においては、上記

寄生容量の影響を避けるために、接合側電極取出 端子(A)のドライブ・インピーダンスを充分低くす る必要があり、回路的に大きな制約を受ける欠点 がある。また、抵抗素子においては高周波信号を 流したとき信号の減衰をみるという欠点がある。

[考案の目的]

この考案は上記背景技術の問題点に鑑み、モス型容量素子と抵抗素子の対接地インピーダンスを 大きくして信号の漏洩を低減させる構造の半導体 装置を提供する。

〔考案の概要〕

この考案にかかる半導体装置は、半導体基板に分離領域により囲まれたn型領域内に形成されたp型領域による抵抗素子、または、前記p型領域による抵抗素子、または、前記p型領域により形成されたより形成されたの抵抗素子に接続され、この抵抗素子を介してn型領域の電位が印加されることを特徴とする。

〔考案の実施例〕



以下にこの考案を1実施例につき第1図ないし第5図によって説明する。なお、各図において、 従来と変わらない部分については従来と同じ符号 をつけで示し説明を省略する。

F. 1

第1図におけるモス型容量素子(11)は抵抗素子 (1) の n 型島領域の電位取出端子(F) を上記モス 型容量素子の接合側電極取出端子(A) および導電 体側電極取出端子(B) とともに備え、上記n型領 域の電位取出端子(F) は抵抗素子(1) における n 型領域の電位取出端子(C)と同様に、抵抗RBを介 して電源電圧端子(G) に接続されている。第2回 には第1図におけるモス型容量素子と抵抗素子の 交流等価回路を夫々図(a),図(b)で示す。そして、 CPBは P型領域とn型領域との間の接合容量、CPS はn型領域とp型半導体基板との間の接合容量で ある。この図によって明らかなように、従来例を 示す第7回の失々に比べて、寄生接合容量が1個 多く直列に接続された形になっている。また、第 1図において、G端子のバイアス電位は I C の最 高電位に接続することができるため、第2図(a),

(b)に示すCPSは第7図に示されるCPSおよびCPBよりも小さくすることができる。従って、RBを寄生容量インピーダンスより充分大きな値にしておけば、対接地インピーダンスは約2倍程度以上にすることができる。

次に、第3回および第4回は容量の応用例であり、第3回に示すモス型容量素子(21)は接合側の取出しインピーダンスを下げるためにp型領域内にさらに高濃度のn⁺拡散領域(5)を形成したものである。

また、第4回に示す容量の構造は導電体側と接合側とを夫々逆に接続した左右対称型の容量であり、この型においてはA-B間容量を第3図と等しくした場合、寄生容量面積が半分で済むので、--方からみた対接地インピーダンスは約4倍となる。

〔考案の効果〕

第7図(a),(b) に示す従来例における対接地インピーダンスは头々

$$Z_{1a} = \frac{1}{\omega CPS}$$
 $Z_{1b} = \frac{1}{\omega CPB}$...(1)

である。また、第2図に示すこの考案の半導体装置にかかる対接地インピーダンスは上記と同様に

$$Z_{1a} = Z_{2b} = \frac{1}{\omega C_{PB}} + \frac{1}{\omega C_{PS} + R^{-1}}$$
 ... (2)

となる。式(2) において、ω Cp_2 《Rなる関係にすれば

$$Z_{\Lambda} = \frac{1}{\omega C_{PB}} + \frac{1}{\omega C_{PS}} \qquad \cdots (3)$$

となり、通常CPSとCPBは略等しいかまたは式(1)におけるCPS、CPBよりも式(3)におけるCPSの方が小さく出来るので、対接地インピーダンスはほぼ 2倍以上にできる顕著な利点がある。

4. 図面の簡単な説明


第1回はこの考案にかかる半導体装置でモス型容量素子と抵抗素子部の断面図、第2図(a),(b)は第1図に示す素子のいずれも交流等価回路図、第3図は第1図のモス型容量素子部の別の構造を示す断面図、第4図は第3図のモス型容量素子部

の応用接続例を説明するための断面図、第5回は第4図の交流等価回路図、第6回は従来例を示す断面図、第7図(a),(b) は第6回に示す素子のいずれも交流等価回路である。


1, 21, 31, 41	モス型容量素子
2	抵抗秦子
3	素子間の分離領域
5	n +拡散領域
10	半導体基板
A	モス型容量素子の接合側電極取出端子
В	モス型容量素子の導電体側電極取出端子
С	抵抗穀子における島の電位取出端子
D, E	抵抗素子の両端取出端子

代理人 弁理士 井 上 一 男


(;€,



第 2 図



(***):



第 3 図

GRB


FRB

RB

10

5 3


舞翔出 [1][16]




(19) (2) (2)

第 6 図

ρά. Ε



第 7 図



542

11.1% ·

· 11

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
Потиер.	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.